Raum: 43.2.409
Telefon: +49 (0)731 50 26214
michael.pietzko(at)uni-ulm.de
M.Sc. Michael Pietzko
Ich habe Elektrotechnik an der Universität des Saarlandes studiert, wo ich im Oktober 2016 meinen B.Sc. erhalten habe. Ich habe mein Studium an der Universität Ulm fortgesetzt, wo ich im Januar 2020 meinen M.Sc. erhalten habe. Von Oktober 2018 bis März 2019 arbeitete ich als Praktikant in der ASIC Design Group im Robert Bosch Research and Technology Center (Sunnyvale, CA). Das Thema meiner Masterarbeit war ''Highly Linear Gm-C based Sigma Delta Modulator''.
Im Februar 2020 habe ich meine Doktorarbeit am Institut für Mikroelektronik der Universität Ulm unter der Leitung von Prof. Dr.-Ing. Maurits Ortmanns begonnen. Mein aktuelles Forschungsinteresse liegt im Bereich der zeitkontinuierlichen Delta-Sigma Analog-Digital-Wandler mit sehr hoher Bandbreite und geringem Stromverbrauch.
Studentische Arbeiten
[rp] = Bachelorarbeit, [mt] = Masterarbeit
Abgeschlossene Arbeiten
- Sherif Elsayed
Calibration of High-Speed Time-Interleaved ADCs [mt] - Mohamed Mahmoud
Investigation of Time-Interleaving in Noise-Shaped SAR ADCs [mt] - Julian Spiess
Power Efficient Delta-Sigma Modulator with Bitwise ELD Compensation [mt]
Publikationen
2024
ΔΣ Modulators Employing MASH DSM DAC-Based Dual Quantization
IEEE Transactions on Circuits and Systems I: Regular Papers ( Volume: 72, Issue: 1, Page(s) 71-84, January 2025)
August 2024
DOI: | 10.1109/TCSI.2024.3448224 |
Using Negative-R Assisted Integrators in Wide-band Delta-Sigma Modulators
IEEE International Symposium on Circuits and Systems (ISCAS), Singapore
Juli 2024
DOI: | 10.1109/ISCAS58744.2024.10558442 |
A 600MS/s 10-bit SAR ADC with unit via-based delta-length C-DAC in 22nm FDSOI
IEEE International Symposium on Circuits and Systems (ISCAS), Singapore
Mai 2024
DOI: | 10.1109/ISCAS58744.2024.10558087 |
2023
A Chopped 6-bit 1.6 GS/s SAR ADC Utilizing Slow Decision Information in 22 nm FDSOI
ESSCIRC 2023- IEEE 49th European Solid State Circuits Conference (ESSCIRC)
September 2023
DOI: | 10.1109/ESSCIRC59616.2023.10268704 |
Bitwise ELD Compensation under Integrator Nonidealities in ΔΣ Modulators
21st IEEE Interregional NEWCAS Conference (NEWCAS), Edinburgh, United Kingdom
Juni 2023
DOI: | 10.1109/NEWCAS57931.2023.10198050 |
Delay Error Shaping in ΔΣ Modulators Using Time-Interleaved High Resolution Quantizers
IEEE Transactions on Circuits and Systems I: Regular Papers
Mai 2023
DOI: | 10.1109/TCSI.2023.3269573 |
2022
Bitwise ELD Compensation in ∆Σ Modulators
IEEE International Symposium on Circuits and Systems (ISCAS), Austin, USA
Mai 2022
DOI: | 10.1109/ISCAS48785.2022.9937305 |
Maximizing the Inter-Stage Gain in CT 0-X MASH Delta-Sigma-Modulators
IEEE International Symposium on Circuits and Systems (ISCAS), Austin, TX, USA
Mai 2022
DOI: | 10.1109/ISCAS48785.2022.9937739 |
2021
FIR filter with Symmetric Non-Equal Coefficients for CT Delta-Sigma Modulators
IEEE International Symposium on Circuits and Systems (ISCAS), Daegu, Korea (Online)
Mai 2021
Influence of Excess Loop Delay on the STF of Continuous-Time Delta-Sigma Modulators
IEEE International Symposium on Circuits and Systems (ISCAS), Daegu, Korea (Online)
Mai 2021
Wissenschaftl. Mitarbeiter
