Die stetige Weiterentwicklung der Computertechnik verlangt nach einem tiefen Verständnis der zugrunde liegenden Architekturen, Programmiermodelle und Optimierungsstrategien anhand einer praxisnahen Umsetzung eines RISC-V-Prozessors in VHDL.
Ziel ist es, theoretisches Wissen mit praktischen Erfahrungen zu verbinden. Die Studierenden erwerben nicht nur ein solides Verständnis für Befehlssatzarchitekturen (RISC vs. CISC), Mikroprogrammierung und Speicherhierarchien, sondern lernen auch, wie sich diese Konzepte in der Realität anwenden lassen – etwa durch die architekturbezogene Analyse von Maschinenbefehlen.
Alle zusätzlichen Informationen, Versuche und die Zuweisung der Laborgruppen werden über den Moodle-Kurs des Labors durchgeführt.
Das Labor wird von Marcel Rieß geleitet.
Die Terminvergabe wird über Moodle durchgeführt. Die Labore finden wöchentlich statt, beginnend in der Woche 28.04.25 - 02.05.25.
