Institute of Embedded Systems/Real-Time Systems

Rechnerarchitektur

Kürzel

CS5400.000

Leistungspunkte

6

Semesterwochenstunden

4

Sprache

Deutsch

Moduldauer

1 Semester

Turnus

Jährlich, Beginn im Wintersemeter

Modulverantwortlicher

Prof. Dr.-Ing. Frank Slomka

Dozenten

Prof. Dr.-Ing. Frank Slomka, Dipl.-Inf. Steffen Moser

Studiengänge

Informatik, MSc, Studienbeginn WiSe oder SoSe, Wahl
Informatik, BSc, Studienbeginn WiSe oder SoSe, Wahl, 5. oder 6. Fachsemester
Informatik, Dipl, Studienbeginn WiSe oder SoSe, Wahl
Medieninformatik, MSc, Studienbeginn WiSe oder SoSe, Wahl
Medieninformatik, Dipl, Studienbeginn WiSe oder SoSe, Wahl
Elektrotechnik, MSc, Studienbeginn WiSe oder SoSe, Wahl
Elektrotechnik, Dipl, Studienbeginn WiSe oder SoSe, Wahl
Informationssystemtechnik, MSc, Studienbeginn WiSe ode SoSe, Wahl

Voraussetzungen

Vordiplom oder Bachelor

Lernziele

Die Studierenden sollen grundlegende Kenntnisse im Aufbau und Entwurf von Rechnerarchitekturen erhalten.

Literatur

  • Andrew S. Tanenbaum. Computerarchitektur - Strukturen, Konzepte, Grundlagen. 5. Auflage, Prentice Hall
  • David A. Patterson, John L. Hennessy. Rechnerorganisation und -entwurf, 3. Auflage, Spektrum Akademischer Verlag
  • Jürgen Reichardt, Bernd Schwarz. VHDL-Synthese. Entwurf digitaler Schaltungen und Systeme. 4., überarbeitete Auflage, Oldenbourg-Verlag.

Lehrveranstaltungen und Lehrform

Informatik (V+Ü), 4 SWS, 6 LP
Medieninformatik (V+Ü), 4 SWS, 6 LP
Elektrotechnik (V+Ü), 4 SWS, 6 LP
Informationssystemtechnik (V+Ü), 4 SWS, 6 LP

Leistungsnachweise und Prüfungen

Mündliche oder schriftliche Prüfung (abhängig von Teilnehmerzahl).

Notenbildung

Ergebnis der Prüfung

Grundlage für

-

Kernfach

Technische Informatik

Vertiefungsgebiet

Eingebettete Systeme, Verteilte Systeme, Rechnerarchitektur

Termin

Beginn: 12.10.2009
Montag, 16 - 18 Uhr, O27/2203
Dienstag, 14 - 16 Uhr, O27/2203

Informationen zu dieser Veranstaltung im Vorlesungsverzeichnis der Universität

Material

Mailingliste

Es wurde eine Mailingliste eingerichtet, auf der sich die Hörer der Vorlesung bei Interesse selbst einschreiben können. Diese Liste soll sowohl dem Versand organisatorischer Informationen dienen, aber auch für Sie als Austauschplattform für interessante Inhalte dienen - etwa Hinweise auf gute Literatur oder als Verteiler für schöne Lösungen der Übungsaufgaben.

Um sich auf der Liste einzutragen, gibt es die folgenden beiden Möglichkeiten:

  1. Entweder über die Weboberfläche der Listensoftware. Dort mit der KIZ-Adresse links oben einloggen und anschließend "subscribe" wählen.
  2. Oder per eMail an die Adresse sympa[at]lists.uni-ulm.de und dem folgenden Text (ohne Umbruch) als Inhalt: subscribe ra0910.esys

Zusätzliche Materialien

  • VHDL und Entwicklungswerkzeuge

    • Eine gute Einstiegsmöglichkeit in die Hardwarebeschreibungssprache VHDL bietet das VHDL Archive der Uni Hamburg.

    • Wir verwenden am Institut die Tool-Suite des FPGA-Herstellers Altera dazu, um VHDL-Code zu schreiben, zu simulieren und auf FPGAs die entsprechende Hardware zu synthetisieren. Die Web-Edition der Altera-Tools (dazu gehört auch eine aktuelle Version des Logiksimulators ModelSim) steht nach Registrierung bei Altera kostenlos zum Download zur Verfügung.

    • Altera liefert zu seiner Tool-Suite auch Tutorials und Laborübungen mit. Die Aufgaben können sehr hilfreich sein, wenn es darum geht, sich in VHDL und die Altera-Tools einzuarbeiten. Anbieten würden sich die unter Table 1 sowie unter Table 2 genannten Laborübungen. Das Institut für Allgemeine Elektrotechnik und Mikroelektronik stellt im Web weitere Ressourcen zu VHDL, darunter Verweise auf Flash-Videos zu ModelSim, zur Verfügung.

    • Alle diejenigen, die keinen Zugang zu einem Rechner mit Altera-Tools haben, können einen Account für den Studenten-Pool des Instituts bekommen. Hierzu bitte bei Steffen Moser melden.

  • Assembler

Übungsblätter

Hier können Sie die Übungsblätter herunterladen.