Rechnerarchitektur

Kürzel

CS5400.000

Leistungspunkte

6

Semesterwochenstunden

4

Sprache

Deutsch

Moduldauer

1 Semester

Turnus

Jährlich, Beginn im Wintersemeter

Modulverantwortlicher

Prof. Dr.-Ing. Frank Slomka

Dozenten

Prof. Dr.-Ing. Frank Slomka, Dipl.-Inf. Steffen Moser

Studiengänge

Informatik, MSc, Studienbeginn WiSe oder SoSe, Wahl
Informatik, BSc, Studienbeginn WiSe oder SoSe, Wahl, 5. oder 6. Fachsemester
Informatik, Dipl, Studienbeginn WiSe oder SoSe, Wahl
Medieninformatik, MSc, Studienbeginn WiSe oder SoSe, Wahl
Medieninformatik, BSc, Studienbeginn WiSe oder SoSe, Wahl, 5. oder 6. Fachsemester
Medieninformatik, Dipl, Studienbeginn WiSe oder SoSe, Wahl
Elektrotechnik, MSc, Studienbeginn WiSe oder SoSe, Wahl
Elektrotechnik, BSc, Studienbeginn WiSe oder SoSe, Wahl, 5. oder 6. Fachsemester
Elektrotechnik, Dipl, Studienbeginn WiSe oder SoSe, Wahl
Informationssystemtechnik, MSc, Studienbeginn WiSe ode SoSe, Wahl

Voraussetzungen

Vordiplom oder Bachelor

Lernziele

Die Studierenden sollen grundlegende Kenntnisse im Aufbau und Entwurf von Rechnerarchitekturen erhalten.

Literatur

• Andrew S. Tanenbaum. Computerarchitektur - Strukturen, Konzepte, Grundlagen. 5. Auflage, Prentice Hall
• David A. Patterson, John L. Hennessy. Rechnerorganisation und -entwurf, 3. Auflage, Spektrum Akademischer Verlag
• Paul Molitor, Jörg Ritter. VHDL - Eine Einführung. Pearson Studium

Lehrveranstaltungen und Lehrform

Informatik (V+Ü), 4 SWS, 6 LP
Medieninformatik (V+Ü), 4 SWS, 6 LP
Elektrotechnik (V+Ü), 4 SWS, 6 LP
Informationssystemtechnik (V+Ü), 4 SWS, 6 LP

Leistungsnachweise und Prüfungen

Mündliche oder schriftliche Prüfung (abhängig von Teilnehmerzahl).

Notenbildung

Ergebnis der Prüfung

Grundlage für

-

Kernfach

Technische Informatik

Vertiefungsgebiet

Eingebettete Systeme, Verteilte Systeme, Rechnerarchitektur

Termin

Beginn: 15.10.2007
Montag 16:00 - 18:00, Raum: O27/3211
Dienstag 08:00 - 10:00, Raum: O28/H21
 

Informationen zu dieser Veranstaltung im Vorlesungsverzeichnis der Universität

Skript

Die Vorlesung orientiert sich weitgehend an dem Vorlesungsskript von Herrn Prof. Marwedel (Uni Dortmund), das Sie hier herunterladen können.

Eine gedruckte Version des Skripts steht den Hörern zur Verfügung. Wer noch kein Exemplar hat, kann in O27/317 vorbeikommen und es sich dort abholen.
 

Mailingliste

Es wurde eine Mailingliste eingerichtet, auf der sich die Hörer der Vorlesung bei Interesse selbst einschreiben können. Diese Liste soll sowohl dem Versand organisatorischer Informationen dienen, aber auch für Sie als Austauschplattform für interessante Inhalte dienen - etwa Hinweise auf gute Literatur oder als Verteiler für schöne Lösungen der Übungsaufgaben.

Um sich auf der Liste einzutragen, gibt es die folgenden beiden Möglichkeiten:

1. Entweder über die Weboberfläche der Listensoftware. Dort mit der KIZ-Adresse links oben einloggen und anschließend "subscribe" wählen.
2. Oder per eMail an die Adresse sympa[at]lists.uni-ulm.de und dem folgenden Text (ohne Umbruch) als Inhalt: subscribe ra0708.esys

Zusätzliche Materialien

• VHDL: Eine gute Einstiegsmöglichkeit in die Hardwarebeschreibungssprache VHDL bietet das VHDL Archive der Uni Hamburg.
  
  
• VHDL: Ein frei verfügbarer VHDL-Simulator kann hier heruntergeladen werden. Ebenso kann man die Tool-Suite des FPGA-Herstellers Altera dazu benutzen, um VHDL-Code zu schreiben und zu simulieren. Die Web-Edition sollte nach Registrierung kostenlos zum Download zur Verfügung stehen.
  
  
• Der im Skript verwendete MIPS-Simulator SPIM kann hier für verschiedene Betriebssysteme heruntergeladen werden.
  
  
• Der x86-Assembler NASM ist im Linux-Pool der SGI installiert. Wer ihn beispielsweise zu Hause einsetzen möchte, kann ihn hier herunterladen.